传统半导体工艺微缩将于2024年前告终

电子发烧友早八点讯：根据致力于规划新版半导体发展蓝图的工程师所提供的白皮书，传统的半导体工艺微缩预计将在2024年以前告终。值得庆幸的是，各种新型的组件、芯片堆栈和系统创新，可望持续使运算性能、功耗和成本受益。

在国际组件与系统技术蓝图(International Roadmap for Devices and Systems;IRDS)最新发表的一份白皮书中提到，“由于多间距、金属间距以及单元高度同时微缩，使得晶粒成本迄今持续降低。这一趋势将持续到2024年。”

在2024年以后，该白皮书中提到，“已经没有足够的空间布局触点，加上接触多间距(CPP)微缩导致性能退化的结果，预计实体信道长度将因静电程度恶化而在12nm饱和，CPP则在24nm饱和，以保留足够的电源密度(~11nm)，使组件触点提供可接受的寄生效应。”

IRDS是首度于1965年发布的“国际半导体技术蓝图”(ITRS)之延伸版本。去年五月，IEEE接手后将它重新命名为IRDS，并扩展到涵盖新型系统级技术。

IEEE预计将于11月在美国华府举行的活动上正式发布IRDS的第一个版本。新的白皮书象征迈向更新版本的过渡阶段。

在ITRS时代的许多白皮书都在介绍传统的研究，例如CMOS微缩、新兴组件与良率等。只有几篇论文能不落俗套地介绍一些新的领域，例如系统互连，以及量子与神经系统等新型运算。

半导体芯片将自2021年起面临实体尺寸限制的挑战(来源：IRDS)

在所有的白皮书中，所谓的“后摩尔定律”(More Moore)在文章中有最详尽的介绍。它提供有关逻辑组件与内存组件尺寸与材料及其关键组件(如互连)的大量信息。

例如，在白皮书中预测，“FinFET可为实现高性能逻辑应用持续微缩到2021年;然而，在2019年以后，将开始转向环绕式闸极(GAA)晶体管，并可能转向需要垂直纳米线组件，届时将会因为鳍片宽度微缩限制，而不再有闸极长度微缩的空间。”

该白皮书中并预测，插入高迁移率材料(如锗)，可望使“驱动电流提高一个数量级”。

它还预测，随着芯片制造商转移到水平和垂直GAA晶体管，“2019年以后的寄生效应将随设计规则紧缩而成为主要的旋钮，预计寄生效应将在关键路径性能发挥更大影响力。”

芯片堆栈和各种新兴组件可望为CMOS以外的组件提高性能以及降低成本。“业界必须追寻3D整合路径，如堆栈与单片3D (或序列整合)，以维持系统的性能与增加功率，同时保有成本优势。” IEEE研究员兼IRDS主席Paolo A. Gargini表示：“我们的研究团队正致力于确认挑战以及提议可能的解决方案，突破摩尔定律所定义的现有限制。”

随着芯片微缩，新的材料将需要保持性能和低功耗。(来源：IRDS)

系统创新就在眼前...

这份白皮书的初步版本针对新系统架构指出，“针对摩尔定律的限制，许多组织均根据新的组件实体提出补救措施。代表性的新组件包括神经形态电路、量子位与自旋电子学等等。这些新的组件代表大幅扩展以往关注于CMOS与微处理器的领域…明显偏离了现有的发展路径。”

为了实现这种新架构，该发展蓝图还包括有关于应用基准的新部份，标示出11个值得追踪的领域，广泛地涵盖运算方式等。

针对系互连部份则广泛探讨有线与无线连接的挑战，包括为先进的RF电路“增加锗和三五族(III-V)材料的使用，并将其整合于硅基的CMOS平台上。”

数据中心“则需要紧密型低成本功率光子组件以及紧密型布线电路的开发。”

半导体开发蓝图预期未来各种不同的运算方式将遍地开花(来源：IRDS)

最后还探讨了确保新兴物联网(IoT)将采取“需要耦合软件与硬件的新方法”。有趣的是，在预测CMOS微缩的部份，也预期英特尔(Intel)最近发布的3D XPoint将会是新一代的储存类内存之一。

“尽管细节部份仍然不足，但据推测，基于硫族化物的相变材料阈值切换(OTS)特性构成了选择器组件的核心。”

声明：电子发烧友网转载作品均尽可能注明出处，该作品所有人的一切权利均不因本站转载而转移。作者如不同意转载，即请通知本站予以删除或改正。转载的作品可能在标题或内容上或许有所改动。