电子/半导体 / 嵌入式技术

全球最实用的IT互联网站！

当前位置：诺佳网 > 电子/半导体 > 嵌入式技术 >

从锁存器角度看亚稳态发生的原因及方案简单分

发生亚稳态的原因是信号在传输的过程中不能满足触发器的建立时间和保持时间。...

阅读全文2023-06-20

关于CRC硬件并行化运算的实现方法的探讨

数据校验的基础运算原理是模2运算，也就是异或运算。...

阅读全文2023-06-20

Verilog中跨模块调用的两种不同方式的优缺点讨论

在TB当中，直接对DUT(Design under Test)的信号进行读写是很常见的操作。...

阅读全文2023-06-20

雷达方程与RF链路分析

雷达方程大家一直是既熟悉又陌生的状态，熟悉在于其形式之简，无非就是几个物理量的乘除，物理模型及概念又清楚明了；陌生在于虽其形式之简，但使...

阅读全文2023-06-20

Formal学习笔记之算法基础学习

通常，我们会将spec和设计实现进行比较。Spec相对来说比较抽象些，可以是些SVA的assertion，RTL model或者一些HVL，比如systemc等。而implemenation通常是RTL代码或者...

阅读全文2023-06-20

嵌入式Linux入门（二、Linux文件系统、文件类型及

嵌入式 Linux入门第二课， linux 文件系统、文件类型及权限管理。 ...... 矜辰所致...

阅读全文2023-06-20

如何从SYZ参数提取电容C和电感L—双端口

上期解释了单端口计算S参数，然后后处理很容易提取L或C，已经满足基本需求。...

阅读全文2023-06-20

如何从SYZ参数提取电容C和电感L—单端口

这个问题比较简单，但很多人搞不清楚。比如用什么拓扑结构？一个端口还是两个端口？用Y11? Z11? Y21? Z21? 用哪个公式？...

阅读全文2023-06-20

关于C程序中10个与内存有关的常见错误

与内存有关的错误属于那种最令人惊恐的错误。在时间和空间上，经常在距离错误源一段距离之后才表现出来。将错误的数据写到错误的位置，你的程序可...

阅读全文2023-06-20

三段式状态机编写问题及三段式状态机各部分功

在 Verilog的江湖里，流传着一段，两段，三段式状态机的传说。它们各有优劣，本文就书写三段式状态机的错误原因进行探寻。...

阅读全文2023-06-20

首页上一页 329 330 331 332 333 334 335 336 337 338 339 下一页末页

本类导航

本类排行

本类推荐

栏目热点

CPU | 内存 | 硬盘 | 显卡 | 显示器 | 主板 | 电源 | 键鼠 | 网站地图

关注微信