电子/半导体 / 可编程逻辑

全球最实用的IT互联网站！

当前位置：诺佳网 > 电子/半导体 > 可编程逻辑 >

如何在IP Integrator中使用自定义IP

了解如何使用Vivado在设备启动时及其周围进行调试。你也会学习使用Vivado 2014.1中引入的Trigger at Startup功能来配置和预先安装a调试核心并触发设备启动...

阅读全文2018-11-27

使用带存储器接口的外部时钟介绍

了解使用带存储器接口的时钟的最常见问题。这将涵盖LVDS时钟的抖动，时钟共享和AC耦合。...

阅读全文2018-11-27

Xinlinx SDAccel开发环境是什么？

面向OpenCL，C和C ++的SDAccel开发环境利用FPGA将数据中心单位功耗性能提升高达25倍。作为SDx系列的成员，SDAccel是首个面向OpenCL，C和C ++进行架构优化的编译器...

阅读全文2018-11-27

Xilinx Zynq UltraScale+ MPSoC的同步调试和跟踪演示

Lauterbach演示了Zynq UltraScale + MPSoC上的ARM Cortex-A53和Cortex-R5内核在2015年嵌入式世界中首次使用其TRACE32产品进行同步调试和跟踪。...

阅读全文2018-11-27

Zynq UltraScale+ MPSoC的发售消息

Zynq®UltraScale+™MPSoC，现已开始发售。视频向您重点介绍了Xilinx UltraScale +产品组合的第一位成员...

阅读全文2018-11-27

NI Virtual Bench和Cloudium两款产品的介绍

观看Xilinx Xcell每日博客编辑Steve Leibson，介绍NI Virtual Bench和Cloudium集成媒体处理平台的两款产品。...

阅读全文2018-11-27

Mentor嵌入式多核架构的展示

Mentor嵌入式多核架构允许在Zynq UltraScale + MPSoC上的两个ARM Cortex-R5内核上同步4个ARM Cortex-A53内核上的Linux和Mentor Nucleus RTOS...

阅读全文2018-11-27

Vivado HLS深入技术助于降低整体系统功耗，提高系

Vivado HLS有助于降低整体系统功耗，降低材料成本，提高系统性能并加快设计生产率。我们将向您展示如何使用C，C ++或SystemC创建更高效的规范。...

阅读全文2018-11-27

如何在System Generator中使用多个时钟域实现复杂的

了解如何在System Generator中使用多个时钟域，从而可以实现复杂的DSP系统。...

阅读全文2018-11-27

基于Xilinx FPGA的Memcached硬件加速器的介绍

本教程讨论基于Xilinx FPGA的Memcached硬件加速器的技术细节，该硬件加速器可为10G以太网端口提供线速Memcached服务。...

阅读全文2018-11-27

首页上一页 201 202 203 204 205 206 207 208 209 210 211 下一页末页

本类导航

本类排行

本类推荐

栏目热点

CPU | 内存 | 硬盘 | 显卡 | 显示器 | 主板 | 电源 | 键鼠 | 网站地图

关注微信