全球最实用的IT互联网信息网站!

AI人工智能P2P分享&下载搜索网页发布信息网站地图

当前位置:诺佳网 > 电子/半导体 > 存储技术 >

3D NAND的主要制作流程

时间:2024-03-19 12:26

人气:

作者:admin

标签: 3d nand  芯片制程 

导读:3D NAND的主要制作流程-SiO2与SiNx交替镀膜,每层膜层在几十纳米左右。根据产品的不同,膜层的层数也不同。图中只是示意图,只有几层。但实际有64,128,400层等层数。...

3D NAND绝对是芯片制程的天花板,三星,海力士,英特尔,长江存储等都有3D NAND的产线,代表了一个国家的芯片制造水平。今天,我们就来剖析一下3D NAND的主要制作流程。

1,基底准备:选择12寸特定晶向的硅片。

2,SiO2与SiNx交替镀膜,每层膜层在几十纳米左右。根据产品的不同,膜层的层数也不同。图中只是示意图,只有几层。但实际有64,128,400层等层数。

27ae7ee4-e5a0-11ee-a297-92fbcf53809c.png

3,沉积无定形硅碳膜,这个是用来做沟道刻蚀的硬掩模。

27c4d45a-e5a0-11ee-a297-92fbcf53809c.png

4,硬掩模刻蚀,将硬掩模开口,以便于刻蚀堆叠的SiO2与SiNx材料

27e2c906-e5a0-11ee-a297-92fbcf53809c.png

5,沟道通孔刻蚀,见文章:

《 3D NAND的沟道通孔是怎么做出来的?》

27fab2e6-e5a0-11ee-a297-92fbcf53809c.png

6,台阶刻蚀,见文章:

《3D NAND的台阶蚀刻(刻蚀)》

28162814-e5a0-11ee-a297-92fbcf53809c.png

282df41c-e5a0-11ee-a297-92fbcf53809c.png

7,沉积无定形硅硬掩模,图片为侧视图

283fef50-e5a0-11ee-a297-92fbcf53809c.png

8,将硬掩模开孔

289c9c28-e5a0-11ee-a297-92fbcf53809c.png

9,slit etch:将SiO2与SiNx的堆叠层刻蚀为一个个沟槽,

28b47730-e5a0-11ee-a297-92fbcf53809c.png

10,将堆叠层中的SiNx刻蚀掉,填充TiN,钨(W)等,即word line fill工艺。

28ca2a26-e5a0-11ee-a297-92fbcf53809c.png

28f19fa2-e5a0-11ee-a297-92fbcf53809c.png

11,刻蚀掉多余的钨,之后需要对沟道通孔进行填充,因此需依次沉积阻挡氧化层,Charge Trap SiN (电荷陷阱氮化硅),Tunnel Oxide (隧道氧化物),Poly Si (多晶硅),Core SiO2 (硅基体)。功能区主体结构完成。

2907a5cc-e5a0-11ee-a297-92fbcf53809c.png

12,沉积介质层,并用CCP-RIE进行接触孔蚀刻。

29214928-e5a0-11ee-a297-92fbcf53809c.png

13,用金属填充接触孔,并制作出连接接触孔的金属导线-Bit line,3D NAND的整个制程结束。

2937f344-e5a0-11ee-a297-92fbcf53809c.png

文中精简了比较多的重复步骤,实际工艺在数百步以上。

审核编辑:黄飞

 

温馨提示:以上内容整理于网络,仅供参考,如果对您有帮助,留下您的阅读感言吧!
相关阅读
本类排行
相关标签
本类推荐

CPU | 内存 | 硬盘 | 显卡 | 显示器 | 主板 | 电源 | 键鼠 | 网站地图

Copyright © 2025-2035 诺佳网 版权所有 备案号:赣ICP备2025066733号
本站资料均来源互联网收集整理,作品版权归作者所有,如果侵犯了您的版权,请跟我们联系。

关注微信