使用Cache的必要性与可行性

使用Cache的必要性

所谓Cache即高速缓冲存储器，它位于CPU与主存即DRAM之间，是通常由SRAM构成的规模较小但存取速度很快的存储器。

目前计算机主要使用的内存为DRAM，它具有价格低、容量大等特点，但由于使用电容存储信息，存取速度难以提高，而CPU每执行一条指令都要访问一次或多次主存，DRAM的读写速度远低于CPU速度，因此为了实现速度上的匹配，只能在CPU指令周期中插入wait状态，高速CPU处于等待状态将大大降低系统的执行效率。

由于SRAM采用了与CPU相同的制作工艺，因此与DRAM相比，它的存取速度快，但体积大、功耗大、价格高，不可能也不必要将所有的内存都采用SRAM。

因此为了解决速度与成本的矛盾就产生了一种分级处理的方法，即在主存和CPU之间加装一个容量相对较小的SRAM作为高速缓冲存储器。

当采用Cache后，在Cache中保存着主存中部分内容的副本（称为存储器映像），CPU在读写数据时，首先访问Cache（由于Cache的速度与CPU相当，所以CPU可以在零等待状态下完成指令的执行），只有当Cache中无CPU所需的数据时（这称之“未命中”，否则称为“命中”），CPU才去访问主存。

而目前大容量Cache能使CPU访问Cache命中率高达90%~98%，从而大大提高了CPU访问数据的速度，提高了系统的性能。

使用Cache的可行性

对大量的典型程序的运行情况分析结果表明，在一个较短的时间内，由程序产生的地址往往集中在存储器逻辑地址空间的很小范围内。

在多数情况下，指令是顺序执行的，因此指令地址的分布就是连续的，再加上循环程序段和子程序段要重复执行多次，因此对这些地址的访问就自然具有时间上集中分布的趋向。

数据的这种集中倾向不如指令明显，但对数组的访问以及工作单元的选择都可以使存储器地址相对集中。这种对局部范围的存储器地址的频繁访问，而对此范围以外的地址则访问甚少的现象称为程序访问的局部性。

根据程序的局部性原理，在主存和CPU之间设置Cache，把正在执行的指令地址附近的一部分指令或数据从主存装入Cache中，供CPU在一段时间内使用，是完全可行的。