全球最实用的IT互联网信息网站!

AI人工智能P2P分享&下载搜索网页发布信息网站地图

当前位置:诺佳网 > 电子/半导体 > EDA/IC设计 >

联华电子认证Cadence Virtuoso LDE Analyzer适用于其28

时间:2016-04-15 10:09

人气:

作者:admin

标签: 晶体管  联华电子  LED 

导读:联华电子认证Cadence Virtuoso LDE Analyzer适用于其28HPCU制程- 4月15日,中国上海—楷登电子(美国 Cadence 公司,NASDAQ: CDNS)今日宣布Cadence® Virtuoso® 版图依赖效应(Layout-Dependent Effects, LDE)...

  4月15日,中国上海—楷登电子(美国 Cadence 公司NASDAQ: CDNS)今日宣布Cadence® Virtuoso® 版图依赖效应(Layout-Dependent Effects, LDE) Analyzer 分析方案通过联华电子认证,支援其28纳米HPCU(High Performance Compact,高效能精简型)制程技术。随着全新UMC 28HPCU LDE套件的推出,联华电子的用户能够利用Cadence解决方案来减轻定制化/模拟设计中的LDE,最多可将布局布线后的重复作业减少至一半,并将设计收敛速度加快最多四成。

  联华电子负责IP研发及设计支持的资深副总经理简山杰表示:“很高兴在我们的28HPCU设计支持组合中加入Cadence Virtuoso LDE Analyzer。晶体管元件的特性会因使用环境、设置和密度而不同,Cadence LDE套件让我们从事28HPCU设计的用户得以将规划与预期结果之间的差距无缝桥接。如此可为用户省下设计流程中的很多环节,帮助他们更快从设计进入制造阶段。”

  联华电子与Cadence的合作确保Virtuoso LDE Analyzer具备以下所有能力,且完全适用于28HPCU参考流程:

  · LDE感知仿真:帮助设计人员仅凭部份版图的LDE建立仿真网表,借此及早侦测LDE影响,无需先通过版图与电路对比(LVS)或至完全布线完成

  · LDE电性限制:在无需完成版图设计或运行仿真时,及早侦测因LDE造成的匹配不当

  · 版图LDE分析:标出设计假设与实际版图之间因LDE产生的显著晶体管电气特性差异

  · 影响参考:通报LDE分析中发现的每一个侦测到的违反项目带来的影响,帮助设计人员掌握变异的根本原因

  · LDE 修正方针:产生并显示可执行的版图修改,降低LDE对晶体管电气特性的影响

  关于Cadence

  Cadence 公司致力于推动全球电子设计创新,在开创集成电路电子产品中发挥着核心作用。客户采用 Cadence 的软件、硬件、IP 和服务,设计并验证尖端半导体器件、消费电子产品网络架构和通讯设备以及计算机系统。Cadence 公司总部位于美国加州圣荷塞市,在世界各地均设有销售办事处、设计中心和研究机构,为全球电子产业提供服务。

温馨提示:以上内容整理于网络,仅供参考,如果对您有帮助,留下您的阅读感言吧!
相关阅读
本类排行
相关标签
本类推荐

CPU | 内存 | 硬盘 | 显卡 | 显示器 | 主板 | 电源 | 键鼠 | 网站地图

Copyright © 2025-2035 诺佳网 版权所有 备案号:赣ICP备2025066733号
本站资料均来源互联网收集整理,作品版权归作者所有,如果侵犯了您的版权,请跟我们联系。

关注微信