全球最实用的IT互联网信息网站!

AI人工智能P2P分享&下载搜索网页发布信息网站地图

当前位置:诺佳网 > 电子/半导体 > EDA/IC设计 >

台积电称其已解决造成40nm制程良率不佳的工艺问

时间:2010-01-21 12:22

人气:

作者:admin

标签: 40nm制程  台积电 

导读:台积电称其已解决造成40nm制程良率不佳的工艺问题-台积电称其已解决造成40nm制程良率不佳的工艺问题 据台积电公司高级副总裁刘德音最近在一次公司会议上表示,台积电40nm制程工艺的...

台积电称其已解决造成40nm制程良率不佳的工艺问题

 据台积电公司高级副总裁刘德音最近在一次公司会议上表示,台积电40nm制程工艺的良率已经提升至与现有65nm制程相同的水平,他并表示公司已经完美解决了先前造成40nm制程良率不佳的工艺腔匹配(Chamber matching)问题.

  台积电19日举办了一场庆祝Phase5新厂房完工的庆典仪式,这间厂房隶属于新竹科技园区的台积电Fab12工厂.据悉新完工的Phase5厂房将于今年第三季度起开始批量投产28nm制程产品

  另据刘德音表示,台积电正在计划兴建Fab12 Phase6厂房,这座Phase6厂房将用于生产22nm制程产品。

温馨提示:以上内容整理于网络,仅供参考,如果对您有帮助,留下您的阅读感言吧!
相关阅读
本类排行
相关标签
本类推荐

CPU | 内存 | 硬盘 | 显卡 | 显示器 | 主板 | 电源 | 键鼠 | 网站地图

Copyright © 2025-2035 诺佳网 版权所有 备案号:赣ICP备2025066733号
本站资料均来源互联网收集整理,作品版权归作者所有,如果侵犯了您的版权,请跟我们联系。

关注微信