EDA技术探索之DIBL应用分析

2022年，集成电路半导体行业最热的头条是“EDA被全面封锁”。如何突破EDA封锁，成为行业发展的关键词，也是群体焦虑。在全球市场，有人比喻EDA是“芯片之母”，如果没有了芯片，工业发展和社会进步将处处受制，EDA的重要性也上升到了战略性高度。尽管国际封锁形势严峻，但睿智的中国科技人擅于把危机化为机会，从《加快自动研发应用，让工业软件不再卡脖子》，到《破解科技卡脖子要打好三张牌》，即一要打好“基础牌”，提升基础创新能力；二要打好“应用牌”，加强对高精尖国货的应用；三是要打好“人才牌”，让人才留得住、用得上、有发展……，各种政策、举措和实际行动，处处彰显了我们中国科技的发展韧性。

我们EDA探索频道，今天迎来了第五期的精彩内容——DIBL，下面就跟着小编一起来开启今天的探索之旅吧~

在讨论Vt roll-off时，我们介绍了阈值电压下降的主要原因，即在短沟道器件当中，由于沟道长度太短而不足以抵消漏极势垒对于源极的影响。

事实上，针对这个现象有一个专有名词叫做DIBL（Drain Induced Barrier Lowing）。

图：DIBL示意。引自 N.Aurora, MOSFET MODELING FOR VLSI SIMULATION ：Theory and Practice

DIBL在半导体器件当中是一个非常重要的课题。可以把阈值电压写成漏源电压的函数。

在这个视角下，可以把漏极看作第二个栅极。σ称为静态反馈系数，或者叫DIBL系数。

DIBL不仅只发生在亚阈值区，引起阈值电压的下降。在饱和区晶体管导通后，由于势垒的降低，同样会引入更多的载流子注入，从而降低晶体管的导通电阻。

测量Vt roll-off相对是比较繁琐的。因为要在同一个芯片上找技术参数相同且只有栅极长度不同的一系列器件来测量阈值电压。既然DIBL是引起Vt roll-off的核心原因，那用DIBL来做到以点代面，就会方便许多。

从DIBL的定义当中，可以看出其严格的意义应该是一段势能的降低。所以DIBL应该要测出或者算出不同栅极电压下，源极与沟道交界处的能带位置。但是操作层面上的同学表示：

在实际操作当中，有多种简化的方式来定义DIBL，常用的是直接把Vtsat与Vtlin的差值定为DIBL即可。

图：长沟道（a）和短沟道（b）器件转移特性曲线示意。引自 S.SZE，M.K.LEE，Semiconductor Devices Physics and Technology

在这样的定义下，我们只需要对一个器件测试在线性区和饱和区的性质，便可以很快地对DIBL有一个认识了。

上期当中我们引入一个公式来描述：

这里的可以称为DIBL特征长度。其表征了DIBL的大小程度。当栅级长度固定时，我们需要更小的DIBL特征长度来保证器件的性能不退化。例如下图是栅极长度从350nm到90nm器件所对应的栅极氧化层厚度的示意图。氧化层下降的趋势非常明显，核心就是增加栅极对沟道的控制能力，减小DIBL等现象的发生。

图：不同栅极长度下栅氧化层厚度。引自 Chenming Hu Modern Semiconductor Devices for Integrated Circuits

到了90nm结点，氧化层厚度仅有15A左右。这在制造难度，物理特性上都带来了一系列难以克服的挑战。为了解决这个问题，必须在材料层面上有所创新。包括DPN，HighK等技术都是在材料性质上做出了改变，从而延续了集成电路器件的继续发展，这便是后面的话题了。

编辑：黄飞