Microchip推出HLS设计工作流程

由于边缘计算应用需要综合考虑性能与低功耗，因此带动了开发人员将现场可编程门阵列（FPGA）用作高能效加速器的需求，这种做法还能够提供灵活性和加快上市时间。然而，大部分边缘计算、计算机视觉和工业控制算法都是由开发人员使用C++语言原生开发的，而他们对底层FPGA硬件知之甚少或一无所知。为了支持这一重要的开发群体，Microchip Technology Inc.（美国微芯科技公司）推出了名为SmartHLS的HLS设计工作流程，成为其PolarFire FPGA系列产品的新成员。SmartHLS可以将C++算法直接转换为FPGA优化的寄存器传输级（RTL）代码，从而极大提升了生产力和设计的便利性。

Microchip FPGA业务部副总裁Bruce Weyer表示：“SmartHLS增强了Microchip的Libero SoC设计工具套件的功能，使屡获殊荣的中等带宽PolarFire和PolarFire SoC平台的巨大优势能够被不同的算法开发者群体所利用，而无需成为FPGA硬件专家。结合Microchip的VectorBlox神经网络软件开发工具包，新套件将大大提高设计人员的工作效率，可使用基于C/C++算法并利用基于FPGA的硬件加速器，为嵌入式视觉、机器学习、电机控制和工业自动化等应用开发尖端解决方案。”

基于开源Eclipse集成开发环境，SmartHLS设计套件使用C++软件代码生成HDL IP组件，以集成到Microchip的Libero SmartDesign项目中。这使工程师能够在比传统FPGA RTL工具更高的抽象层次上描述硬件行为。与其他HLS产品相比，它通过多线程应用编程接口（API）并发执行硬件指令，并简化复杂硬件并行性的表达，在减少开发时间的同时进一步提高生产力。

SmartHLS工具所需的代码行数是同等RTL设计的十分之一，而且由此产生的代码更容易阅读、理解、测试、调试和验证。该工具还简化了对硬件微架构设计的取舍，并使开发人员能将已有的C++软件用于PolarFire FPGA和FPGA SoC。

责任编辑：haq