高速PCB设计调整走线长度

　　数字系统对时序要求严格，为了满足信号时序的要求，对PCB上的信号走线长度进行调整已经成为PCB设计工作的一部分。调整走线长度包括两个方面：相对的和的。

　　所谓相对的就是要求走线长度保持一致，保证信号同步到达若干个接收器。有时候在PCB上的一组信号线之间存在着相关性，比如总线，就需要对其长度进行校正，因为需要信号在接收端同步。其调整方法就是找出其中长的那根走线，然后将其他走线调整到等长。

　　而的要求是控制两个器件之间的走线延迟为某一个值，比如器件A、B之间的延迟为Ins，而这样的要求往往由高速电路设计者提出，而由PCB工程师去实现。要满足这个要求，就必须知道信号的传播速度c但需要注意，信号传播速度是和PCB的材料、走线的结构、走线的宽度、过孔等因素相关的。知道了信号传播速度，就知道了要求的走线延迟对应的走线长度。

　　走线调整常采用蛇形线的方式，如图所示为某一款主板的顶层走线就是采用蛇形线的这种方式。

　　图 一款主板顶层走线的长度调整