学技术 | SEMIDRIVE G9X DRAM 电路设计要点

一、 前言

G9X 系列处理器是专为新一代车内核心网关设计的高性能车规级汽车芯片，采用双内核异构设计，包含一个高性能的 Cortex-A55 CPU 内核，一对双核锁步的高可靠 Cortex-R5 内核，在支持多种外设接口，包括两个 PCIe3.0 接口，两个 USB3.0 接口， 两个支持 TSN 的千兆以太网接口，以及多达 20 个 CAN-FD 接口和 16 个 UART 接口。承载未来网关丰富的应用同时，也能满足高功能安全级别和可靠性的要求。

二、SEMIDRIVE G9X DRAM 电路设计要点

① G9X 系列处理器中，DRAM 接口 16位，支持 LPDDR4 和 LPDDR4X。

②LPDDR4 我们选用的是 Micron 的 MT53D512M16D1DS-046 AAT:D，封装 WFBGA200 的车规级芯片。

③ G9X 端 DRAM 引脚描述

▲ 图1 G9X 端引脚描述

▲ 图2 G9X 端引脚描述

▲ 图3 G9X 端引脚描述

④ G9X 端与 LPDDR4 端的地址与控制命令对应连接如下，CLK_T/CLK_C 端接 150Ω 电阻，摆放在 LPDDR4 管脚正下方。

▲ 图4 G9X 与 LPDDR4 控制端连接关系

⑤ G9X 的 DQ [7：0] 数据线与 DRAM 的 DQ [7：0] 数据线可以乱序连接，推荐连接关系如下图示。

▲ 图5 G9X 与 LPDDR4 数据端连接关系

⑥ G9X 的 DQ [15：8] 数据线与 DRAM 的 DQ [15：8] 数据线可以乱序连接，推荐连接关系如下图示，

▲ 图6 G9X 与 LPDDR4 数据端连接关系

⑦ LPDDR4 的供电需要 1.8V 和 1.1V。供电时序是 1.8V 先于 1.1V，也可以两路电压同时上电，具体电路如下。

▲ 图7 LPDDR4 1.8V 供电

▲ 图8 LPDDR4 1.1V 供电

⑧ G9X 端原理图

▲ 图9 G9X 端原理图

⑨ LPDDR4 端原理图

▲ 图 10 LPDDR4 端信号连接

▲ 图 11 LPDDR4 端电源连接

三、PCB 设计建议

① 总线阻抗，按单端信号 40Ω，差分信号 80Ω 设计，如果做不到可按单端信号 50Ω，差分信号 100Ω 设计，保证信号完整性。

② CA [5：0]、CKE0、CKE1、CK_C、CK_T、CS0、CS1 布线要做等长，误差 30mil。

③ DM0、DQS0_C、DQS0_T、DQ [7：0] 在同一层布线并且要做等长，误差 30mil。

▲ 图12 DQ [7：0] 走线图

④ DM1、DQS1_C、DQS1_T、DQ [15：8] 在同一层布线并且要做等长，误差 30mil。

▲ 图13 DQ [15：8] 走线图

⑤ LPDDR4 应靠近 G9X 摆放，去耦电容靠近 LPDDR4 电源管脚摆放。

▲ 图14 去耦电容及 LPDDR4 摆放位置

以上便是芯驰 SEMIDRIVE G9X DRAM 电路设计要点。

接下来我们也会不断更新更多关于 SEMIDRIVE X9、G9 系列的开发博文，同时我们也会持续推出更多 ADAS相关的技术开发博文。如需更深入的技术交流，欢迎在博文下方评论或者关注并给我留言。

附录：参考文献

①《 G9X 处理器硬件设计指南_Rev0.9.2 》

②《 SD004_G9X_REF_A03_SCH 》

③《 SD004_G9X_REF_A03_PCB 》