混合电路加速仿真

    混合信号SoC设计，往往包括模拟、射频、数字、定制数字和来自不同IP提供商IP。为实现完整意义上芯片级验证，需要采用SPICE、射频仿真器、混合信号仿真器和Fast SPICE等多重仿真器组合。设计者在不同设计阶段往往需要采用来自不同公司仿真器。
    为降低用户在设计工具方面使用难度和工具转换风险，Cadence推出Multi-Mode仿真解决方案，通过使用统一用户接口、器件模型、语法格式、内部方程式，极大地提高了数据兼容性和仿真结果可信度。Multi-Mode技术使设计者可在统一设计环境中，在模拟、射频、混合信号、芯片级电路验证不同设计阶段，自由切换Spectre、SpectreRF、AMS Designer和Ultrasim等仿真器。模拟/混合信号电路仿真面临挑战主要有急剧增长设计复杂度，对仿真器容量和速度提出更高要求；激烈市场竞争和不断爬升流片费用，使如何缩短设计周期、提高流片成功率成为芯片设计中主要问题之一；深亚微米小尺寸效应影响变得更为显著，如短/窄沟效应对阈值电压影响、亚阈值电流、体效应导致衬底电流等；低信号摆幅设计中电路噪声和交叉耦合效应、低电源电压下信号线和电源网格电压降和电迁移问题等；对互连线延迟、信号串扰、衬底效应、接地噪音等物理效应考虑，依赖于精确后仿真结果。 
    上述问题解决越来越依赖于全芯片晶体管级电路仿真及后仿真，而传统晶体管级SPICE仿真器由于容量和速度限制，通常只适用于模块级电路设计，因此Fast SPICE技术引入不可避免。SPICE技术即Fast SPICE仿真器采用电路分块、多速率、简化模型等加速仿真技术。Fast SPICE把相关电路模块放在一起，将大矩阵分成许多小矩阵，减小计算量。此外，事件驱动技术可忽略不活动电路，进一步降低运算量。电路分块另一个优点是可采用多速率仿真。各个电路模块往往存在不同工作频率，因此仿真中不同电路块可以采用不同仿真步长。这样，既可以保证高频率电路得到精确结果，又让低频率模块避免重复计算，降低CPU负荷。 
    简化模型技术是Fast SPICE加速另一项重要技术。在传统电路仿真中，MOSFET或BJT需要一组复杂公式进行计算，常常耗费大量CPU时间。而Fast SPICE在仿真开始时先产生模型表格，然后进行查表，从而节省大量时间。Fast SPICE通过多层次简化模型，可以满足不同精度和速度要求。
    Virtuoso UltraSim Simulator作为新一代Fast SPICE仿真器，引入了分层化同型仿真、动态电路分割等技术，对电路中相同子模块只需计算其中一个，避免重复计算，从而进一步提升仿真容量和速度；提供与传统SPICE完全兼容以及和SPICE类似仿真精度；简洁选项使设计者可以方便地定制电路仿真；改进RC减小技术使之可以进行精确、快速后仿真。此外，UltraSim已完全集成于Cadence标准模拟设计流程之中。这些优点使UltraSim成为目前业内应用最广泛Fast SPICE工具之一。