全球最实用的IT互联网信息网站!

AI人工智能P2P分享&下载搜索网页发布信息网站地图

当前位置:诺佳网 > 电子/半导体 > RF/无线技术 >

知道这一点,射频系统设计能力上个台阶

时间:2023-02-08 10:29

人气:

作者:admin

标签: 射频系统  接收机  链路   

导读:你是否还在为你接收机中的邻信道抗扰性头疼不已?...

你是否还在为你接收机中的邻信道抗扰性头疼不已?

怎么就没达到指标要求呢?

到底要整哪部分呢?

更换滤波器的形式,提高滤波器的抑制度?但是到底要提高多少?

改变一下链路中的增益,会不会有效果?

优化一下本振的相噪?但到底要优化多少。

今天这篇文章就给你讲清楚。

假设,链路的动态范围是OK的,也就是说,强的干扰信号和小的有用信号一起进入接收机,不管采用何种手段,需要保证,这两个信号到达ADC前面时,两者的功率差,是能满足ADC的SFDR的,即ADC能够同时识别这两个信号。

这时,邻信道抗扰性的好坏,就主要与以下两个因素相关:

(1)本振相噪

干扰信号会与本振相噪,通过混频器,在有效中频处产生噪声,进而影响信号的SNR,如下图所示。

4ea14bb4-a733-11ed-bfe3-dac502259ad0.png

(2) 混频前链路中对干扰信号的抑制度

上面的两个因素是联动的,混频前链路中对干扰信号的抑制度增加1dB,对本振相噪的要求就会降低1dB。

所以,可以由邻信道抗扰性指标,推算出要求的本振相噪。如果本振由于其他限制,达不到要求的指标,就可以用滤波器来协助。

有人说,我觉得那些公式太烧脑,我想闭眼就能计算出来。

没问题,我给你们整理成excel计算工具了。

审核编辑:汤梓红

温馨提示:以上内容整理于网络,仅供参考,如果对您有帮助,留下您的阅读感言吧!
相关阅读
本类排行
相关标签
本类推荐

CPU | 内存 | 硬盘 | 显卡 | 显示器 | 主板 | 电源 | 键鼠 | 网站地图

Copyright © 2025-2035 诺佳网 版权所有 备案号:赣ICP备2025066733号
本站资料均来源互联网收集整理,作品版权归作者所有,如果侵犯了您的版权,请跟我们联系。

关注微信