引言 随着人工智能和5G的兴起，数据处理对芯片的算力和带宽要求更高。为了布局未来，助力人工智能和5G，赛灵思也推出了自己的FPGA加速芯片-ACAP。ACAP是...

本篇博文主要讲解了动态更改 UltraScale/UltraScale+ GTH/GTY 收发器线速率设置的方法。 您是否曾想过要使用 UltraScale/UltraScale+ GTH/GTY 收发器来动态更改线速率设...

概述 当使用现代宽带数据转换器时，管理产生的高速串行数据流是一个巨大的挑战。ESIstream是一个开源的串行数据接口协议，成本极低，支持多种FPGA架构...

图像处理算法在各种场景中都有广泛应用，借助于FPGA并行计算的优势可以将算法性能有效提升，但为了提升系统整体性能，仅仅提升某一部分的性能是不够...

*此调试过程亦适用于10G, 25G, 40G, 50G, 100G以太网IP核，每个IP可能会有些细节上的不同，但整个自协商和LinkTraining过程是类似的，可以作为参考。 *如果是40...

作者：Wilson Qiu，Xilinx工程师 常用外设设计 使用UART与ZYBO进行通信 ZYNQ学习过程中一个重要环节是进行调试，当然在SDK中进行调试时，设置断点进行单步调试...

ZYNQ概述 ZYNQ内部包含PS和PL两部分，PS中包含以下4个主要功能模块： Application processor unit (APU) Memory interfaces I/O peripherals (IOP) Interconnect ZYNQ内部的总体框架如...

完整的ASK解调电路包括基带解调及位同步时钟的提取，对于数字解调系统来讲，我们需要在接收端获得与发送端相同的数据信息，最终输出的结果是数据流...

数据处理模块可以任意进行扩展，对应着指令集也可以任意增加。每个模块和指令的接口以及cache的接口形式是一定的，它们之间可以通过cache来进行数据交...

CLB是指可编程逻辑功能块（Configurable Logic Blocks）,顾名思义就是可编程的数字逻辑电路。CLB是FPGA内的三个基本逻辑单元。CLB的实际数量和特性会依器件的不...