电子/半导体 / 可编程逻辑_诺佳网——最实用的IT互联网信息网站

全球最实用的IT互联网信息网站！

当前位置：诺佳网 > 电子/半导体 > 可编程逻辑 >

【核芯观察】ChatGPT背后的算力芯片（三）

【核芯观察】是电子发烧友编辑部出品的深度系列专栏，目的是用最直观的方式令读者尽快理解电子产业架构，理清上、中、下游的各个环节，同时迅速了...

阅读全文2023-06-04

安科瑞KNX智能照明系统的应用案例

.开关驱动器。安装在照明配电箱内，适用于照明回路的通、断控制，本系统采用的开关驱动器分为4 路执行器和8路执行器，即可控制4路或8路照明回路，每...

阅读全文2023-06-03

谈谈Latch：组合与时序逻辑的桥梁

锁存器（ latch）是电平触发的存储单元，数据存储的状态取决于输入时钟（或者使能）信号的电平值，仅当锁存器处于使能状态时，输出才会随着数据输入...

阅读全文2023-06-02

谈谈复位那些事

复位信号几乎是除了时钟信号外最常用的信号了，几乎所有数字系统在上电的时候都会进行复位，这样才能保持设计者确定该系统的系统模式的状态，以便...

阅读全文2023-06-02

谈谈非理想时钟的时钟偏差

本系列整理数字系统设计的相关知识体系架构，为了方便后续自己查阅与求职准备。在FPGA和ASIC设计中，时钟信号的好坏很大程度上影响了整个系统的稳定...

阅读全文2023-06-02

设计Verilog时为什么要避免Latch的产生呢？

锁存器（Latch），是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值。仅当锁存器处于使能状态时，输出才会随着数据输...

阅读全文2023-06-02

时钟抖动会影响建立时间和保持时间违例吗？

首先，我们需要理解什么是时钟抖动。简而言之，时钟抖动（Jitter）反映的是时钟源在时钟边沿的不确定性（Clock Uncertainty）。...

阅读全文2023-06-02

FPGA零基础学习之Vivado-锁相环使用教程

PLL锁相环由以下几部分组成：前置分频计数器、相位频率检测器电路、电荷泵、环路滤波器、压控振荡器、反馈乘法器计数器和后置分频计数器。在工作室...

阅读全文2023-05-31

细数报修系统的应用场景

随着互联网和智能科技的快速发展，报修系统越来越广泛应用。现如今，报修系统已经成为一些公司、物业管理、学校、医院等地方必不可少的工具。它可...

阅读全文2023-05-30

HME FPGA入门指导：HME-P(飞马)系列开发板实验教程

熟悉 HME FPGA PLL IP 的使用，实现 LED 流水灯功能。...

阅读全文2023-05-30

首页上一页 64 65 66 67 68 69 70 71 72 73 74 下一页末页

本类导航

本类排行

本类推荐

栏目热点

CPU | 内存 | 硬盘 | 显卡 | 显示器 | 主板 | 电源 | 键鼠 | 网站地图

关注微信