电子/半导体 / 可编程逻辑_诺佳网——最实用的IT互联网信息网站

全球最实用的IT互联网信息网站！

当前位置：诺佳网 > 电子/半导体 > 可编程逻辑 >

各种调试接口与仿真器介绍 JTAG（Joint Test Action Group，联合测试行动小组）是一种国际标准测试协议（IEEE 1149.1兼容），主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议，如... 阅读全文2023-05-25 FPGA跨时钟域处理方法(三) 所谓数据流跨时钟域即：时钟不同但是时间段内的数据量一定要相同。... 阅读全文2023-05-25 简述小海龟仿真器基础使用 小海龟（Turtlesim）是ROS2中一个非常重要的入门级例程，通过海龟仿真，我们可以了解到很多ROS2的底层原理，涉及节点、话题、服务等核心概念。安装海龟... 阅读全文2023-05-25 先进仿真器具备什么功能？ 芯片有别于其他产品，一个显著特性就是它的一次性工程费用(NRE)非常的高昂。芯片内一个微小逻辑错误可能导致上千万美金损失。这也意味在流片前，工... 阅读全文2023-05-25 在ADS中使用FEM仿真器 FEM仿真器为任意形状和无源三维结构的电磁仿真提供了完整的解决方案。FEM仿真器创建完整的3D EM仿真，对于使用射频电路、MMIC、PCB、模块和信号完整性应... 阅读全文2023-05-25 从仿真器的角度理解Verilog语言1 要想深入理解Verilog就必须正视Verilog语言同时具备硬件特性和软件特性。在当下的教学过程中，教师和教材都过于强调Verilog语言的硬件特性和可综合特性。... 阅读全文2023-05-25 从仿真器的角度理解Verilog语言2 要想深入理解Verilog就必须正视Verilog语言同时具备硬件特性和软件特性。在当下的教学过程中，教师和教材都过于强调Verilog语言的硬件特性和可综合特性。... 阅读全文2023-05-25 FPGA跨时钟域处理方法(二) 上一篇文章已经讲过了单bit跨时钟域的处理方法，这次解说一下多bit的跨时钟域方法。... 阅读全文2023-05-25 FPGA跨时钟域处理方法(一) 跨时钟域是FPGA设计中最容易出错的设计模块，而且一旦跨时钟域出现问题，定位排查会非常困难，因为跨时钟域问题一般是偶现的，而且除非是构造特殊用... 阅读全文2023-05-25 FPGA设计中如何防止信号被优化 本文分别对quartus和vivado防止信号被优化的方法进行介绍。... 阅读全文2023-05-25 首页上一页 66 67 68 69 70 71 72 73 74 75 76 下一页末页

本类导航

本类排行

本类推荐

栏目热点

CPU | 内存 | 硬盘 | 显卡 | 显示器 | 主板 | 电源 | 键鼠 | 网站地图

关注微信