新一代SoC整合音频编解码器的挑战与设计实现

　　在当今的多媒体系统芯片中整合进经过硅验证并针对特定音频功能优化过的音频IP，有利于降低功耗、减少体积和缩减成本。但随着下一代设计走向28nm工艺技术，也随之会出现新的挑战。音频编解码器中的音频设计包括了很多模拟电路，它不会随着工艺技术的发展而与时俱“小”，因此并不遵循传统的摩尔定律。

　　28nm工艺技术增加了晶圆成本，系统架构师和SoC设计师必须要考虑这对将音频编解码器整合进SoC的经济性产生了何种影响。Synopsys公司测试了几款目前在市场上出售的移动多媒体设备，发现目前多数智能手机和平板电脑可以支持用28nm工艺开发的音频编解码器。

　　本文介绍了测试结果还讨论了将音频功能整合进28nm移动多媒体SoC所面临的商业和技术挑战，同时阐述了如何克服这些挑战的见解。本文还解释了一些关键的设计考虑，包括缩放限制、电源电压的要求和系统划分选择等。

　　音频编解码器基础：为解释清楚和便于讨论，可使用下图1描述的一款音频编解码器。音频编解？？码器包含麦克风和线输入、信号流送和混合、放大器模块、多通道ADC和DAC。它还包括各种输出驱动器，包括线输出、耳机和扬声器驱动器以及一个包含抽取/插值滤波器的小数字信号处理模块和一个标准的I2S数字音频接口。

　　图1：典型的音频编解码器方框图。

　　28nm工艺技术的成本考虑：在28nm工艺技术，晶圆成本比65nm技术高得多。对遵循摩尔定律的数字电路来说，更高的晶圆成本可以通过增加的门密度、可能整合进更多功能和更高性能予以补偿以证明其物有所值。

　　模拟电路，诸如广泛使用I/O器件的音频编解码器，不以与主要使用内核器件的数字电路一样的方式随工艺节点的缩小而减小。除非晶圆面积可减少25-30％，否则更高的晶圆成本将显着增加音频技术的整体硅成本。

　　例如，为保持相同的硅成本，用65nm技术实现的一款2.5mm2的音频编解码器，在用28nm工艺实现时，需要缩小至1.9mm2。下图2显示了到2013年，每个12英寸晶圆的成本预测（以65nm工艺为标准）。而28nm晶圆的生产成本预计将比65nm晶圆的高近40％。

　　图2：2013年，不同工艺的晶圆生产成本，以65nm为标准 （资料来源：Selantek公司）。

　　因为与65nm技术实现的相同功能音频电路比，28nm技术的该电路性能并没有显著提升，所以决定是否集成音频功能的关键因素之一是硅芯片的成本。下图3显示了与用65nm工艺实现的2.5mm2的音频编解码器相比，为保持相同的硅成本，用不同的工艺技术实现所要求的面积。

　　图3：与用65nm工艺实现的2.5mm2的音频编解码器相比，为保持相同的硅成本，不同的工艺技术实现所要求的面积。

　　本文以下各节将讨论在28nm工艺几何尺寸，整合音频编解码器的关键技术挑战。每个挑战都可以通过改进电路或系统来解决，以为SoC提供最优化的功耗和成本。