全球最实用的IT互联网信息网站!

AI人工智能P2P分享&下载搜索网页发布信息网站地图

当前位置:诺佳网 > 电子/半导体 > 处理器/DSP >

浅析异步复位同步释放与同步复位打拍模块

时间:2023-08-21 09:27

人气:

作者:admin

标签: CLK  寄存器  异步复位  同步 

导读:异步复位同步释放:rst_synchronizer.v...

1、异步复位同步释放

5da6eff4-3f6a-11ee-ac96-dac502259ad0.png

异步复位同步释放:rst_synchronizer.v

采用3级同步打拍模块

异步复位async_rst_n连接到3级同步寄存器复位端

时钟采用目的时钟dst_clk

第一个寄存器输入D端接高电平,Q端驱动下一级寄存器的D端,

最后一级reg的Q端就是作为模块输出的已同步到dst_clk时钟域的复位信号

模块特点:

采用3级同步器减少亚稳定发生概率(7nm,5nm时钟频率一般在1GHz左右会采用3级同步器)

一般设计会采用定制模块实现,保证3级寄存器的上一级Q端和下一级D端延时很小

2、同步复位打拍模块 同步复位同步打拍:rst_multi_pipeline.v

采用多个寄存器实现

所有寄存器输入D端接高电平

输出q端作为复位连接到下一级寄存器的复位端rst_n

首个寄存器复位端来自rst_synchronizer.v的输出复位信号

模块特点:

采用多级寄存器同步打拍,便于时序收敛,布局布线以及增加驱动能力

采用多级寄存器打拍,还能便于芯片整理复位平衡的。





审核编辑:刘清

温馨提示:以上内容整理于网络,仅供参考,如果对您有帮助,留下您的阅读感言吧!
相关阅读
本类排行
相关标签
本类推荐

CPU | 内存 | 硬盘 | 显卡 | 显示器 | 主板 | 电源 | 键鼠 | 网站地图

Copyright © 2025-2035 诺佳网 版权所有 备案号:赣ICP备2025066733号
本站资料均来源互联网收集整理,作品版权归作者所有,如果侵犯了您的版权,请跟我们联系。

关注微信