CCIX over PCIe：用于AI、网络、4G/5G和存储设计的更

下一代 SoC 设计需要更快的相干互连，以实现机器学习、网络处理、存储卸载、内存数据库和 4G/5G 无线技术等高性能应用。CCIX（加速器缓存一致性互连）是一种新的协议标准，它提供了缓存一致性和对等处理的优势，可实现更快的互连。CCIX 设计巧妙，使用完善的 PCIe 基础设施在链路上传输一致性数据包，只需进行少量修改。CCIX 规范与 PCIe 基本规范 4.0 兼容。PCIe 实现被扩展为实现 CCIX 事务层，负责承载一致性消息。

16GT/s 以上的数据传输：

根据CCIX联盟，数据传输可以以25GT / s的最大速度完成，从而提高PCIe 4.0最大速度，否则限制为16 GT / s。 CCIX引入了一种称为扩展速度模式（ESM）的功能，以实现20 GT / s和25 GT / s的链路速度。支持此模式的 PCIe 组件必须增强物理层以实现更高的速度;但是，除了 EIEOS 和控制 SKP 操作系统格式更改外，有序集字段中不需要任何增强功能。要实现 CCIX ESM 速度，请执行以下步骤来保持 PCIe 和 CCIX 协议之间的兼容性。

使用正常的 PCIe 链路初始化过程按照相互支持的最高 PCIe 速度执行链路连接

应用层读取特定于 CCIX 的配置寄存器，以检查两个组件是否都支持 ESM

如果支持 ESM，则两个组件上的 CCIX 特定寄存器将被编程为映射 PCIe 链路速度，如下表所述

链路经过重新训练以实现 CCIX ESM 速度，因此两个组件都可以以 25GT/s 的最高速率执行数据传输

下面的Verdi快照显示了与Synopsys VIP for PCIe 25.4的连接速度为0GT / s。串行 PCIe 链路上所需的位周期为 40ps。

使用 PIPE 4.4.1（用于 PCIe 的 PHY 接口）可以实现更高的性能，从而减少 SerDes 中的延迟，从而加快仿真速度。它还可以轻松快速地集成。但是，需要进行一些自定义，因为目前没有 CCIX over PIPE 接口的行业标准规范。消息总线接口有助于执行所需的自定义。

审核编辑：郭婷