电子/半导体 / 可编程逻辑_诺佳网——最实用的IT互联网信息网站

全球最实用的IT互联网信息网站！

当前位置：诺佳网 > 电子/半导体 > 可编程逻辑 >

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十二章RS422实验

本章利用AN3485模块实现RS422接口数据传输。关于模块，在前面的RS232实验中已经介绍过，本实验不再赘述。RS422与RS232在与FPGA的连接的接口上是一样的，都是...

阅读全文2021-01-23

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十一章RS232实验

AN3485模块的RS232接口采用MAX3232芯片实现RS232和+3.3V TTL电平的转换。TTL电平的串口接收和发送信号（RXD, TXD）连接到40针的连接器上跟外面的FPGA芯片或者ARM芯片...

阅读全文2021-01-23

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十章PWM呼吸灯实

用一个N比特的计数器，最大值可以表示为2的N次方，最小值0，计数器以“period”为步进值累加，加到最大值后会溢出，进入下一个累加周期。当计数器值大...

阅读全文2021-01-23

【ZYNQ Ultrascale+ MPSOC FPGA教程】第九章Vivado下按键

按键是FPGA设计当中最常用也是最简单的外设，本章通过按键检测实验，检测开发板的按键功能是否正常，并了解硬件描述语言和FPGA的具体关系，学习Viva...

阅读全文2021-01-22

【ZYNQ Ultrascale+ MPSOC FPGA教程】第八章FPGA片内FIF

FIFO: First in, First out代表先进的数据先出，后进的数据后出。Xilinx在VIVADO里为我们已经提供了FIFO的IP核, 我们只需通过IP核例化一个FIFO，根据FIFO的读写时序来...

阅读全文2021-01-22

【ZYNQ Ultrascale+ MPSOC FPGA教程】第七章FPGA片内ROM测

既然是ROM，那么我们就必须提前给它准备好数据，然后在FPGA实际运行时，我们直接读取这些ROM中预存储好的数据就行。Xilinx FPGA的片内ROM支持初始化数据配...

阅读全文2021-01-22

【ZYNQ Ultrascale+ MPSOC FPGA教程】第六章FPGA片内RAM读

RAM是FPGA中常用的基础模块，可广泛用于缓存数据的情况，同样它也是ROM，FIFO的基础。本实验将为大家介绍如何使用FPGA内部的RAM以及程序对该RAM的数据读写...

阅读全文2021-01-22

【ZYNQ Ultrascale+ MPSOC FPGA教程】第五章Vivado下PLL实

PLL(phase-locked loop)，即锁相环。是FPGA中的重要资源。由于一个复杂的FPGA系统往往需要多个不同频率，相位的时钟信号。所以，一个FPGA芯片中PLL的数量是衡量...

阅读全文2021-01-22

【ZYNQ Ultrascale+ MPSOC FPGA教程】第四章PL的LED实验

对于ZYNQ来说PL（FPGA）开发是至关重要的，这也是ZYNQ比其他ARM的有优势的地方，可以定制化很多ARM端的外设，在定制ARM端的外设之前先让我们通过一个LED例...

阅读全文2021-01-21

【ZYNQ Ultrascale+ MPSOC FPGA教程】第三章Verilog基础模

Wire 类型变量，也叫网络类型变量，用于结构实体之间的物理连接，如门与门之间，不能储存值，用连续赋值语句assign赋值，定义为wire [n-1:0] a ; 其中n代表...

阅读全文2021-01-21

首页上一页 130 131 132 133 134 135 136 137 138 139 140 下一页末页

本类导航

本类排行

本类推荐

栏目热点

CPU | 内存 | 硬盘 | 显卡 | 显示器 | 主板 | 电源 | 键鼠 | 网站地图

关注微信