全球最实用的IT互联网信息网站!

AI人工智能P2P分享&下载搜索网页发布信息网站地图

当前位置:诺佳网 > 电子/半导体 > 模拟技术 >

上海贝岭模数转换器BL1065/BL1066系列介绍

时间:2025-05-17 11:35

人气:

作者:admin

标签: 上海贝岭  lvds 

导读:是一组8通道、16位、最高125MSPS、串行LVDS数据接口的模数转换器。分别包含80MSPS、125MSPS两种速度等级以及16位、14位两种分辨率规格。采用模拟1.8V供电、数字1.8V供电,支持最大2Vpp模拟信...

BL1065/BL1066系列:

是一组8通道、16位、最高125MSPS、串行LVDS数据接口模数转换器。分别包含80MSPS、125MSPS两种速度等级以及16位、14位两种分辨率规格。采用模拟1.8V供电、数字1.8V供电,支持最大2Vpp模拟信号输入,采样时钟支持LVPECL/CMOS/LVDS电平标准输入。正常工作时功耗为1058mW。

其内置1V的高精度电压基准源,无须外部提供即可满足多种应用需求。内置PLL将自动倍频采样时钟,从而保证LVDS串行数据正确输出,最大可支持1Gbps/Lane。BL1065/BL1066系列包含2个Bank,每一个ADC Bank提供一个数据时钟输出(DCO),用于在输出端捕获数据;以及一个帧时钟输出(FCO),用于发送新输出字节信号。

BL1065 采用 144 引脚 BGA封装,封装引脚兼容 ADIAD9681产品,额定温度范围为-55℃至+125°C;BL1066采用140引脚BGA封装,封装引脚兼容ADI的LTM9011-14产品,额定温度范围为−55°C至+125°C。

BL1065/BL1066系列产品内置dither功能,具有极佳的小信号线性度。产品可广泛应用于雷达、医疗成像系统、多通道数据采集系统、通讯系统接收机等领域。高度集成化的设计可以极大程度减小PCB设计尺寸,降低小型化设备电路布局布线难度,满足对应用系统小型化、成本最优的方案需求。

产品规格

54359ce4-3163-11f0-afc8-92fbcf53809c.png

相似产品比较

和相似产品对比,BL1065/BL1066系列在信噪比方面具有显著优势,辅以dither功能,可以极大提升接收机动态范围。

54462672-3163-11f0-afc8-92fbcf53809c.png

应用场景

545edc62-3163-11f0-afc8-92fbcf53809c.jpg

雷达

医疗成像系统

多通道数据采集系统

通信系统接收机

5472711e-3163-11f0-afc8-92fbcf53809c.jpg

8通道125Msps ADC系统框图

547dd388-3163-11f0-afc8-92fbcf53809c.jpg

BL1065/BL1045 引脚定义(144引脚BGA)

549c5bfa-3163-11f0-afc8-92fbcf53809c.jpg

BL1066/BL1046 引脚定义(140引脚BGA)

产品特性

本产品具有出色的噪声性能和线性度,能够达到78.9 dBFS的高信噪比,以及±4.5 LSB 积分非线性特性。在dither开启之后,INL将进一步减小至±2.5LSB。

54ab290a-3163-11f0-afc8-92fbcf53809c.jpg

BL1065&BL1066 单音频谱性能(fIN=10.1MHz)

54c1e1f4-3163-11f0-afc8-92fbcf53809c.jpg

BL1065&BL1066 单音频谱性能(fIN=70.1MHz)

54ce3b2a-3163-11f0-afc8-92fbcf53809c.jpg

BL1065&BL1066 INL误差

54e60732-3163-11f0-afc8-92fbcf53809c.jpg

BL1065&BL1066 DNL误差

高速串行LVDS接口

ADC数据输出采用LVDS时钟同步接口,最大速率1Gbps。每路ADC两对LVDS差分输出,可选择bitwise模式(高低bit在两对LVDS差分对上交替输出,适合FPGA侧只使用 iddr原语接收)和bytewise模式(高低byte分别在两对LVDS差分对上输出,适合FPGA侧直接使用iserdes原语或selectio核接收)。

ADC数据输出接口提供多种测试码功能,用户可通过开启测试码来校准接收侧时钟和数据的相位关系,确认数据可以被正确接收。

同时我们还提供了通用的例程代码。

应用建议

54f10d08-3163-11f0-afc8-92fbcf53809c.png

BL1065/BL1066系列 典型时钟巴伦输入电路

550cb602-3163-11f0-afc8-92fbcf53809c.png

BL1065/BL1066系列 差分双巴伦输入电路

BL1066/BL1046 布局参考

55191dac-3163-11f0-afc8-92fbcf53809c.jpg

布局建议:

为了避免模拟输入之间的串扰,参考上图,并考虑以下准则:

1.布线模拟输入通道时,在PCB板的顶层和底层(或其他层)依次交替布置。

2.确保顶层通道与任何其他模拟输入通道过孔的距离不小于5mm。

3.对于底层通道,使用盘中孔以最小化通道间导体耦合对通道的影响。

4.避免平行通道的间距小于2 mm。

5.尽量将除直流通道外的走线相互正交。

温馨提示:以上内容整理于网络,仅供参考,如果对您有帮助,留下您的阅读感言吧!
相关阅读
本类排行
相关标签
本类推荐

CPU | 内存 | 硬盘 | 显卡 | 显示器 | 主板 | 电源 | 键鼠 | 网站地图

Copyright © 2025-2035 诺佳网 版权所有 备案号:赣ICP备2025066733号
本站资料均来源互联网收集整理,作品版权归作者所有,如果侵犯了您的版权,请跟我们联系。

关注微信