全球最实用的IT互联网信息网站!

AI人工智能P2P分享&下载搜索网页发布信息网站地图

当前位置:诺佳网 > 电子/半导体 > 模拟技术 >

三极管和MOS管驱动电路的正确用法

时间:2023-03-28 10:13

人气:

作者:admin

标签: MOS管  三极管  驱动电路  P 

导读:MOS管是电压控制电流器件,用栅极电压的变化控制漏极电流的变化。 有P沟道MOS管(简称PMOS)和N沟道MOS管(简称NMOS),符号如下(此处只讨论常用的增强型MOS管)。...

1 三极管和MOS管的基本特性

三极管是电流控制电流器件,用基极电流的变化控制集电极电流的变化。 有NPN型三极管和PNP型三极管两种,符号如下:

wKgZomQiTVmAI7GvAABO18FhhCs243.png

MOS管是电压控制电流器件,用栅极电压的变化控制漏极电流的变化。 有P沟道MOS管(简称PMOS)和N沟道MOS管(简称NMOS),符号如下(此处只讨论常用的增强型MOS管):

wKgaomQP0yWATzWYAADvQ6ZRn-0601.png

2 三极管和MOS管的正确应用

(1)NPN型三极管

适合射极接GND集电极接负载到VCC的情况。 只要基极电压高于射极电压(此处为GND)0.7V,即发射结正偏(VBE为正),NPN型三极管即可开始导通。 基极用高电平驱动NPN型三极管导通(低电平时不导通); 基极除限流电阻外,更优的设计是,接下拉电阻10-20k到GND;

优点是:①使基极控制电平由高变低时,基极能够更快被拉低,NPN型三极管能够更快更可靠地截止; ②系统刚上电时,基极是确定的低电平。

(2)PNP型三极管

适合射极接VCC集电极接负载到GND的情况。 只要基极电压低于射极电压(此处为VCC)0.7V,即发射结反偏(VBE为负),PNP型三极管即可开始导通。 基极用低电平驱动PNP型三极管导通(高电平时不导通); 基极除限流电阻外,更优的设计是,接上拉电阻10-20k到VCC;

优点是:①使基极控制电平由低变高时,基极能够更快被拉高,PNP型三极管能够更快更可靠地截止; ②系统刚上电时,基极是确定的高电平。

wKgaomQiTVmAUD7uAACnQtOv9A4084.png

所以,如上所述:
对NPN三极管来说,最优的设计是,负载R12接在集电极和VCC之间。 不够周到的设计是,负载R12接在射极和GND之间。

对PNP三极管来说,最优的设计是,负载R14接在集电极和GND之间。 不够周到的设计是,负载R14接在发射极和VCC之间。 这样,就可以避免负载的变化被耦合到控制端。 从电流的方向可以明显看出。

(3)PMOS

适合源极接VCC漏极接负载到GND的情况。 只要栅极电压低于源极电压(此处为VCC)超过Vth(即Vgs超过-Vth),PMOS即可开始导通。 栅极用低电平驱动PMOS导通(高电平时不导通); 栅极除限流电阻外,更优的设计是,接上拉电阻10-20k到VCC,使栅极控制电平由低变高时,栅极能够更快被拉高,PMOS能够更快更可靠地截止。

(4)核磁阻

适合源极接GND漏极接负载到VCC的情况。 只要栅极电压高于源极电压(此处为GND)超过Vth(即Vgs超过Vth),NMOS即可开始导通。 栅极用高电平驱动NMOS导通(低电平时不导通); 栅极除限流电阻外,更优的设计是,接下拉电阻10-20k到GND,使栅极控制电平由高变低时,栅极能够更快被拉低,NMOS能够更快更可靠地截止。

wKgZomQP0yWAcvRDAAKbTb4lpbA469.png

所以,如上所述:
对PMOS来说,最优的设计是,负载R16接在漏极和GND之间。 不够周到的设计是,负载R16接在源极和VCC之间。

对NMOS来说,最优的设计是,负载R18接在漏极和VCC之间。 不够周到的设计是,负载R18接在源极和GND之间。

3 设计原则

为避免负载的变化被耦合到控制端(基极Ib或栅极Vgs)的精密逻辑器件(如MCU)中,负载应接在集电极或漏极。

审核编辑:汤梓红

温馨提示:以上内容整理于网络,仅供参考,如果对您有帮助,留下您的阅读感言吧!
相关阅读
本类排行
相关标签
本类推荐

CPU | 内存 | 硬盘 | 显卡 | 显示器 | 主板 | 电源 | 键鼠 | 网站地图

Copyright © 2025-2035 诺佳网 版权所有 备案号:赣ICP备2025066733号
本站资料均来源互联网收集整理,作品版权归作者所有,如果侵犯了您的版权,请跟我们联系。

关注微信