SPI子系统之SPI时序图

SPI timing diagram

Tcsb_setup：建立时间

Tcsb_hold：保持时间

tsckl：低电平时间

tsckh：高电平时间

SCK period ：Tsckl + tsckh

一般情况下 Tsckl = tsckh

注意：真实的波形图如上，高低电平并不是到达最高点才算，0.3Vdd 以下为低电平，0.7Vdd
以上为高电平，计算信号时间长度的时候需要注意这个微小的时间，硬件设计必须注意信号质量风险，软件开发人员也要会看波形图。

这里的参数，一般 spi 驱动不需要设置，但是半导体厂商提供的 spi 控制器驱动中，可以修改这些参数。我们写 SPI驱动时候，可以根据从设备的要求来修改这些参数。