解读新的TileLink标准

处理器架构的复杂性不断增加，整体性能扩展有限，因此需要特定领域的架构来确保广泛的性能扩展。– 这是RISC-V开始获得动力的时候。RISC-V在数据中心加速器，移动和无线，物联网等各个领域引起了广泛关注。的可扩展性。许多行业领导者开始采用RISC-V，因为它的开源可用性缩短了上市时间和成本效益，同时扩大了整体性能，并为创新和自动化留出了空间。

TileLink是一种开放标准的芯片级互连，设计用于RISC-V处理器。它还支持其他国际审计准则。

TileLink 是一种易于实现的缓存一致性总线协议，可在片上系统 （SoC） 中用于连接加速器、通用多处理器、协处理器、DMA 引擎以及简单或复杂的设计。

想知道TileLink有什么商店吗？

快速可扩展的互连，提供低延迟和高吞吐量

物理寻址的共享内存子系统，可通过可扩展、分层组合的点对点网络实现

在系统中同时使用的缓存或非缓存主节点的多层缓存一致性访问

TileLink的主要功能：

专为可验证的死锁自由而设计（适用于任何符合标准的 SoC）

通过支持并发操作的无序完成来提高吞吐量

渐进一致性级别复杂性

基于地址空间的属性

物理上独立的通道

TileLink 遵循有向无环图 （DAG） 拓扑，其中代理是顶点，链路是从主接口定向到辅助接口的边。每个链路由一组2个强制通道（通道A和D）和3个可选通道（TL-C所需的通道B，C和E）组成。为了确保死锁自由，TileLink 指定了要严格遵循的通道之间的优先级：

A << B << C << D << E 是通道 A、B、C、D 和 E 的优先级递增顺序。

请求始终由主请求通道启动，然后等待辅助响应通道的响应。

三个一致性级别

TileLink可以支持基于TL-UL，TL-UH&TL-C的3个一致性级别TL，GET，Atomic，Hint，Acquire，Probe和Release等操作。

TileLink 实现有效-就绪握手，但保留有效和就绪断言-取消断言，彼此独立，允许主服务器丢弃辅助服务器尚未接受的任何消息。TileLink 支持无序、FIFO 顺序、延迟和并发响应，但不支持交错。

由于 DAG 确保 TileLink 对每个请求的响应，因此 TileLink 中禁止超时。但是，到旧版总线网桥的 TileLink 应实现超时，以适应第一个转发进度规则。如果来自旧总线的响应没有及时到达，则必须丢弃请求并插入TileLink错误响应。

审核编辑：郭婷