功能性SPI隔离

假设恒定的接地电压有助于我们分析电路，但事实并非如此 必然准确。1寄生电感和大高电平的组合 频率电流在电路接地上产生电压噪声。例如 可能导致大高频电流流过接地参考 来自数字电路中的数千个晶体管同时切换。 这对于敏感的模拟组件（例如模数转换器）来说是个坏消息 使用数字元件接地的转换器 （ADC）。

为模拟元件提供干净的接地参考非常重要。 实现多点接地系统并滤除模拟 电路的电源连接是有用的技术。数字隔离允许 具有不同接地参考并仍保持通信的组件 链接。用于将接地噪声与敏感接地噪声隔离开来 不需要安全隔离的组件，隔离等级高 是不必要的。具有1 kV rms耐压的数字隔离器，例如 ADuM744x系列足以实现接地噪声隔离 应用。

图1所示为ADuM7441在微控制器之间隔离SPI总线 和一个ADC，允许它们使用单独的接地基准工作。 表1列出了最大SPI时钟频率 ADuM7441A和ADuM7441C采用5 V和3.3 V电源供电，因为它们 最大传播延迟。2有关以下方面的信息，请参阅参考文献 2 为隔离式SPI总线计时。

图1.

隔离式SPI总线的替代实现如图2所示。 在这种情况下，来自ADC（DOUT）的数据被时钟输入到一个单独的寄存器中。 通过SCLK的延迟版本;此实现还允许另外三个 从设备。采用此配置的ADuM12x系列，SPI总线的时钟速率最高可达5.744 MHz。图7442中的ADuM2分离器件 SCLK、DIN 和 DOUT;ADuM7440隔离<>个CSX信号。三 ADuM7440中的其他通道可用于隔离CSX信号 另外三个从设备。或者，也可以使用ADuM140x系列。 在这种配置中，时钟速率高达 45 MHz。延迟时钟 实现允许SPI总线在数字隔离器的 最大数据速率。

图2.

审核编辑：郭婷