同步降压稳压器输出端接高速数据总线

高速数据总线需要低电源轨来减小信号电压摆幅。中心端接总线还需要灌电流和源电流的电源。MAX797用于SKIP模式允许电感电流反转，该特性用于在电源中提供电流吸收能力。低于基准电平的低输出电压通过使用外部积分放大器（MAX4091）获得。

当今5V和3.3V CMOS总线的局限性导致下一代计算机的高速、低压总线激增。例如，这些新型总线（Futurebus、RAMBUS和GTL（Gunning收发器逻辑））需要低电源轨来降低信号电压波动。其他器件，如HSTL和CTT（中心端接收发器）也是中心端接的，因此需要一个既能吸收电流又能提供电流的电源。

HSTL或CTT总线的端接电源必须产生约0.75V的输出，能够将电流源出并吸收到一堆50Ω终端电阻中。设计这样的耗材可能令人头疼，原因有两个。首先，线性稳压器中的发射极-跟随器调整元件所需的裕量使得在如此低的电压下难以吸收电流。其次，0.75V低于带隙电路产生的1.25V魔力电平，作为大多数线性和开关模式电源IC的反馈基准。

高效的同步降压稳压器（图1）避免了这两个问题。低电压下的灌电流能力通过使用同步开关（Q2）和允许电感电流反转来实现。IC1包括限流电路，可防止电感电流反转（与大多数降压稳压器IC一样），但它还包括一个逻辑输入（/SKIP），可让您禁用该电路。

图1.对传统降压稳压器电路的修改产生具有灌电流/拉电流能力的0.75V、3A输出，可用作高速数据总线的终端电源。

在噪声敏感型无线应用中，拉动/SKIP高电平有效会迫使电感电流连续，从而避免与原本不连续的电感电流相关的振铃。在该电路中，将/SKIP拉高允许电流从电路输出流回电感，并通过同步开关流向地。

另一个问题，即将输出电平调节到1.25V带隙门限以下，可通过分压并将其馈送到外部积分器放大器（IC2）来克服。将该简化基准电压源与直接耦合反馈信号相加可确保出色的瞬态响应，并产生直接馈入IC主高速PFM比较器的集成反馈信号。

输出吸收的电流不会像线性稳压器端接电源那样直接流向地。相反，降压拓扑反向工作并成为升压拓扑，从而产生流入5V电源的净正电流。在大多数系统中，这种多余的电流被许多其他5V负载吸收。

审核编辑：郭婷