电子/半导体 / EDA/IC设计_诺佳网——最实用的IT互联网信息网站

全球最实用的IT互联网信息网站！

当前位置：诺佳网 > 电子/半导体 > EDA/IC设计 >

芯片开发到底有多难？芯片设计的四个步骤 芯片开发到底有多难？芯片设计的四个步骤-由于导线本身存在的电阻，相邻导线之间的互感,耦合电容在芯片内部会产生信号噪声，串扰和反射。这些效应... 阅读全文2023-11-01 英诺达发布RTL级功耗分析工具助推IC高能效设计 英诺达发布了自主研发的EnFortius®凝锋®RTL级功耗分析工具，可以在IC设计流程早期对电路设计进行优化。... 阅读全文2023-11-01 英诺达发布RTL级功耗分析工具，助推IC高能效设计 英诺达发布RTL级功耗分析工具，助推IC高能效设计-（摘要：英诺达发布了自主研发的EnFortius®凝锋®RTL级功耗分析工具，可以在IC设计流程早期对电路设计进... 阅读全文2023-11-01 航芯荣获2023年度硬核芯之“最具创新精神IC设计 010月30日，由《芯师爷》主办的“第五届硬核芯生态大会暨评选颁奖盛典”在深圳圆满落幕。在“2023年度硬核芯”评选中，航芯凭借对芯片技术的持续创新... 阅读全文2023-11-01 IC设计中Linux shell的选择和使用 你很可能正在使用bash，也可能是csh。你可能听说过sh、tcsh。如果你安装过EDA，就知道某EDA要正常工作必须要装ksh。另外你可能还听某大神安利过zsh... 阅读全文2023-10-31 封装推拉力测试机解决设计使测试变困难的问题 芯片的开发与进步构成尺寸和厚度的变化。最新的晶元封装设计需要推栈芯片或硅粘合到硅上，这会导致组件彼此的形状及其粘合强度发生变化。三种设计... 阅读全文2023-10-30 ATE如何测试PLL 两种方法：时域和频域测试，如下： •方法1. ATE time measurement unit （ TMU）测试。（时域，需要额外的TMU license，因此常不采用。）实施步骤：ATE 构造TMU... 阅读全文2023-10-30 DFT如何产生PLL 测试pattern DFT PLL向量，ATE怎么用？自动测试设备（ATE）对PLL（锁相环）进行测试时，我们首先要明白PLL在系统级芯片（SoC）中的重要性。它是SoC中关键的时钟或信号... 阅读全文2023-10-30 如何解决电压测试遇到的问题 在IC的测试中，电压的测试是所有测试参数中最为常见的一种参数，尤其是模拟芯片的测试，电压测试更显常见及重要，如：LDO、LED驱动、音频功放、运放... 阅读全文2023-10-30 测试平台的建立方法 （1）DUT模型的建立 •① 164245模型：在Modelsim工具下用Verilog HDL语言［5］，建立164245模型。164245是一个双8位双向电平转换器，有4个输入控制端：1DIR，1OE，... 阅读全文2023-10-30 首页上一页 29 30 31 32 33 34 35 36 37 38 39 下一页末页

本类导航

本类排行

本类推荐

栏目热点

CPU | 内存 | 硬盘 | 显卡 | 显示器 | 主板 | 电源 | 键鼠 | 网站地图

关注微信